zyx.... 在 2020-01-08 17:25:53 上傳
說明:de2-115開發板2人6層電梯Verilog語言實現
開發平臺:VHDL | 大小:3700KB | 下載0次
ABUJBUB 在 2020-01-08 16:23:44 上傳
說明:利用Verilog實現。可用串口通信進行調試,實現AM調制及解調,燒入板子可用。
開發平臺:Verilog | 大小:23159KB | 下載0次
ABUJBUB 在 2020-01-08 16:16:02 上傳
說明:利用FPGA可實現串口通信,經過驗證可用
開發平臺:Quartus II | 大小:1319KB | 下載0次
ABUJBUB 在 2020-01-08 16:14:02 上傳
說明:將通過脈寬調制技術來實現“呼吸燈”,實現LED的亮度由最暗逐漸增加到最亮,再逐漸變暗的過程。同時通過串口輸入兩位十六進制數用以控制加上初始狀態的8種狀態實現串口通信。
開發平臺:Quartus II | 大小:3432KB | 下載0次
ABUJBUB 在 2020-01-08 16:10:30 上傳
說明:產生15位的偽隨機序列作為調制信號信源,采用頻率選擇法實現2FSK調制,采用鑒頻法實現2FSK解調,可以仿真實現,也可使用示波器觀測調制、解調信號。
開發平臺:Verilog | 大小:8676KB | 下載0次
竇倪完 在 2020-01-07 20:53:25 上傳
說明:可以實現三八譯碼器功能,是電路描述的基礎單元和構成超大規模集成電路的分支
開發平臺:Verilog | 大小:275KB | 下載0次
lilei123321 在 2020-01-07 09:59:10 上傳
說明:將利用 STM32F1 的普通 IO 口模擬 IIC 時序,來實現 24C02 的 讀寫,并將結果顯示在 TFTLCD 模塊上。
開發平臺:C/C++ | 大小:350KB | 下載0次
天國的倒計時 在 2020-01-06 11:50:22 上傳
說明:FPGA小型化數字電路編程設計-計數器,用ISE軟件寫的
開發平臺:Others | 大小:247KB | 下載0次
Mr5264 在 2020-01-05 20:36:20 上傳
說明:利用OV5640采集實時實現實時視頻數據傳輸,邊緣檢測程序BIN和BIT文件,利用HDMI實現輸出
開發平臺:Vivado | 大小:20169KB | 下載0次
Mr5264 在 2020-01-05 20:31:12 上傳
說明:利用OV5640實現實時視頻數據傳輸,邊緣檢測程序
開發平臺:Vivado | 大小:31923KB | 下載0次
Mr5264 在 2020-01-05 19:55:52 上傳
說明:通用UART接口,用于VERILOG調試使用,可拆分,達到信號傳輸,控制的目的
開發平臺:Quartus II | 大小:3917KB | 下載0次
Mr5264 在 2020-01-05 19:47:01 上傳
說明:進制轉換,通用代碼,選用底子換代碼轉換,優化效率,提高可用性
開發平臺:Quartus II | 大小:3096KB | 下載0次
藍靈 在 2020-01-05 19:27:25 上傳
說明:數字電路設計基礎教程,快速掌握電路設計,掌握FPGA設計
開發平臺:Verilog | 大小:13804KB | 下載0次
竇初云 在 2020-01-05 14:32:52 上傳
說明:完成簡單的8/16CPU設計,用VHDL語言,基于QURTAS 2 平臺
開發平臺:VHDL | 大小:245KB | 下載0次
super_fei 在 2020-01-05 01:08:34 上傳
說明:AD574驅動程序,Verilog源程序,完整工程,包含TestBench,下載可用
開發平臺:VHDL | 大小:2780KB | 下載0次
anselmiao 在 2020-01-04 23:36:25 上傳
說明:FPGA中的視頻圖像資源,以及想要永久存儲的程序都是要存儲在flash中,flash是FPGA一個不可缺少的部分,flash的種類有很多,因此設計了相應的flash控制器。
開發平臺:Verilog | 大小:3KB | 下載0次
好啦啦啦啦 在 2020-01-03 14:09:26 上傳
說明:基于FPGA的二值圖像連通域標記快速算法實現課本中的源碼
開發平臺:Verilog | 大小:33KB | 下載1次
hiwatermark 在 2020-01-03 13:57:22 上傳
說明:NCO生成原理接介紹、CORDIC算法原理介紹以及MATLAB與Verilog語言實現
開發平臺:Others | 大小:1774KB | 下載5次
chenzhihong 在 2020-01-03 13:57:06 上傳
說明:串口通信uart收模塊基于verilog設計
開發平臺:VHDL | 大小:2KB | 下載0次
ahabz 在 2020-01-02 19:34:25 上傳
說明:LTE communication has been implemented in matlab
開發平臺:matlab | 大小:4KB | 下載0次
shisanmaojiu 在 2020-01-02 15:48:09 上傳
說明:simple introduction of user layer protocol layer link layer and physical layer of sata
開發平臺:WORD | 大小:212KB | 下載0次
Z Yu 在 2020-01-02 11:59:34 上傳
說明:本設計是在Quartus ii開發環境下采用VHDL語言實現的數字萬年歷課程設計(2018年到2037年這20年)。附帶報告
開發平臺:VHDL | 大小:5061KB | 下載0次
Z Yu 在 2020-01-02 11:56:20 上傳
說明:2/24制切換鬧鈴時鐘,12/24雙模式切換,可調,可設置鬧鐘,VHDL語音,Quartus ii開發環境
開發平臺:VHDL | 大小:1617KB | 下載0次
Z Yu 在 2020-01-02 11:53:25 上傳
說明:本設計是在Quartus ii開發環境下采用VHDL語言實現的AMI/HDB3編碼器課程設計。
開發平臺:VHDL | 大小:1872KB | 下載0次
si水 在 2020-01-02 09:21:56 上傳
說明:Verilog使用I2C總線通信,確保仿真成功
開發平臺:Verilog | 大小:18KB | 下載0次
小丑別憂傷 在 2019-12-31 23:30:38 上傳
說明:乘法FPGA程序,本人親自調試,希望對你有用
開發平臺:Verilog | 大小:946KB | 下載1次
小丑別憂傷 在 2019-12-31 23:28:56 上傳
說明:ROM,測試程序。本人親自調試,希望對你有用
開發平臺:Verilog | 大小:4215KB | 下載0次
小丑別憂傷 在 2019-12-31 23:27:28 上傳
說明:pwm調試程序,本人親自調試。希望對你有用。
開發平臺:Verilog | 大小:205KB | 下載0次
小丑別憂傷 在 2019-12-31 23:26:11 上傳
說明:CAN通信程序,寫的很親自調試好,希望對你有用
開發平臺:Verilog | 大小:1284KB | 下載0次
小丑別憂傷 在 2019-12-31 23:23:11 上傳
說明:光柵尺FPGA調試程序,本人親自調試保證可用
開發平臺:Verilog | 大小:3719KB | 下載1次
標簽:
英超视频